• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本発明はテストヘッダーの主要機能であるドライバー及びコンパレータをテストヘッダーの外部、望ましくは、ハイフィックスボードに拡張することにより、テストヘッダーのアップグレードがなくてもテストの生産性を倍加することができるようにした半導体デバイステストシステムに関する。また、本発明の半導体デバイステストシステムは、テスト制御装置によって半導体デバイスをテストするテストヘッダー及び、上記半導体デバイスと上記テストヘッダーとの間の電気的な連結を確立するが、上記テストヘッダー側ドライバーと一対をなして上記半導体デバイスから出力される読取信号を処理して上記テストヘッダーに伝達するＤＵＴテストユニットを含んで構成されたハイフィックスボードとを含んでなる。
    公开号:JP2011506959A
    申请号:JP2010537841
    申请日:2008-10-17
    公开日:2011-03-03
    发明作者:オー・セキュン；チャン・キュンフン；リ・ウンサン
    申请人:インターナショナル・トレーディング・アンド・テクノロジー・カンパニー・リミテッドＩｎｔｅｒｎａｔｉｏｎａｌ Ｔｒａｄｉｎｇ ＆ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ．；
    IPC主号:G01R31-28
    专利说明:

    [0001] 本発明は、半導体デバイステストシステムに関するものであって、特にテストヘッダーの主要機能であるドライバー及びコンパレータをテストヘッダーの外部、望ましくは、ハイフィックスボードに拡張することにより、テストヘッダーのアップグレードがなくてもテストの生産性を倍加することができるようにした半導体デバイステストシステムに関するものである。]
    背景技術

    [0002] 周知のように、各種の半導体デバイスの製造過程において所定の組立工程を経て製造された半導体デバイスは、最終的に特定機能を発揮するかどうかをチェックするテスト工程を通すことになる。]
    [0003] 図１は従来の半導体デバイステストシステムの全体的な構成を示す斜視図である。図１に示すように、半導体デバイステストシステムの全体的な構成は、大きくは半導体デバイスをテストするテストヘッダー２と、一定数量の半導体デバイスを搬送してテストが行われるようにし、このテスト結果に応じて半導体デバイスを等級別に分類して積載するハンドラー３及び、テストヘッダー２とハンドラー３との間に介在され、半導体デバイスとテストヘッダー２との間の電気的な連結を確立するハイフィックス(ＨＩＦＩＸ)ボード１とを含んでなる。すなわち、(ｍ×ｎ)行列のソケットが配列されたハイフィックスボード１とハンドラー３のテスト部(ｔｅｓｔ ｓｉｔｅ)とが整合した状態で、テストトレイ上のインサート内に安着された半導体デバイスとハイフィックスボード１上のソケットが互いに接触することで (ｍ×ｎ)個の半導体素子が同時にテストされるものである。] 図１
    [0004] 図２は従来の半導体テストヘッダー装置を概略的に示す概要図である。] 図２
    [0005] 図２に示すように、テストヘッダー２０は、単一のテストヘッダー基板とその一面又は両面に搭載された各種回路素子とを含んでなるが、このようなテストヘッダー基板の構成をみると、半導体テストのための決まったテストパターン信号を発生させるＡＬＰＧ(ＡＬｇｏｒｉｔｈｍｉｃ Ｐａｔｔｅｒｎ Ｇｅｎｅｒａｔｅｒ)２１と、ＡＬＰＧ２１から出力されるテストパターン信号を半導体デバイス、いわゆるＤＵＴ(Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ)３０に記録するドライバー２５及びＤＵＴ３０により読み取られたテストパターンの読取信号と該当半導体の特性に対応される基準信号を比べてその比較値を出力するコンパレータ２７を含むピンエレクトロニクス(Ｐｉｎ Ｅｌｅｃｔｒｏｎｉｃ；ＰＥ)部及び、ピンエレクトロニクスのコンパレータ２７で出力された信号に対してフェイル(ｆａｉｌ)かどうかを判定するデジタル比較器２３及び、半導体テストシステムを制御するテスト制御装置１０とのインターフェースのためのインターフェース部(未図示)とを含んでなる。] 図２
    [0006] 具体的に、ピンエレクトロニクスはＤＵＴ３０に具備される半導体に直接テストパターンによる電流及び電圧を印加する回路であって、１つのＩ／Ｏ(ｉｎｐｕｔ／ｏｕｔｐｕｔ)チャンネルを形成するものである。また、ＡＬＰＧ２１によってテストパターン信号が出力されると、ピンエレクトロニクスのドライバー２５は該当テストパターン信号を、通常、ＢＧＡ(Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ)タイプのＤＵＴ３０に具備されたテスト対象半導体に記録することになる。このように記録されたパターン信号はＤＵＴ３０により読み取られてコンパレータ２７に出力されることになり、コンパレータ２７はテストパターンの読取信号と基準信号とを比べた結果による比較信号をデジタル比較器２３に伝達し、デジタル比較器２３は該当読取信号のフェイルかどうかを判定してその結果をインターフェース部を通じてテスト制御装置１０に送る。]
    [0007] しかし、従来の半導体デバイステストシステムによれば、ハンドラーが複数のＤＵＴを一度に多く取り扱うように求められて、最近、５１２個のＤＵＴを一度に取り扱えるハンドラーが発売開始されている分、これに相応するテストヘッダーのアップグレードが必要とされるが、その装備の価格が結構高いので、テストヘッダーのアップグレードが容易でなくて生産性の向上に困難があるという問題点があった。]
    [0008] 勿論、１つのＩ／Ｏチャンネルを、言わば２つに分岐してテストヘッダー(例、２５６パラレル(ｐａｒａｌｌｅｌ)級)とハンドラー(例、５１２パラレル級)との間の連結を確立することができるが、このような場合には分岐が行われた数だけＤＵＴで出力する読取信号をテストヘッダーから読み込むことに長時間がかかって、全体的なテスト時間が増加するという問題点があった。すなわち、ハンドラーを一層アップグレードしたとしても、生産性は以前と変わらないというのである。]
    発明が解決しようとする課題

    [0009] 本発明は、前述の問題点を解決するために案出されたものであって、ＤＵＴで出力する読取信号をテストヘッダーではなく、ＤＵＴとテストヘッダーとの間に別途に設けられた外部装置、望ましくは、ハイフィックスボードで処理するが、この外部装置の性能をハンドラーと同級になるようにすることで、テストヘッダーのアップグレードがなくてもテストの生産性を倍加することができるようにした半導体デバイステストシステムを提供することにその目的がある。]
    課題を解決するための手段

    [0010] 上述の目的を奏するために本発明は、テスト制御装置によって半導体デバイスをテストするテストヘッダー及び、上記半導体デバイスと上記テストヘッダーとの間の電気的な連結を確立するが、上記テストヘッダー側ドライバーと一対をなして上記半導体デバイスから出力される読取信号を処理して上記テストヘッダーに伝達するＤＵＴテストユニットを含んで構成されたハイフィックスボードとを含んでなる半導体デバイステストシステムを提供する。]
    [0011] 上述の構成において、上記ＤＵＴテストユニットは、上記テストヘッダーから入力されるパターン信号を上記半導体デバイスに記録するハイフィックス側ドライバーと、上記半導体デバイスから出力される読取信号と上記テストヘッダーから入力される基準信号を比べてその比較値を出力するハイフィックス側コンパレータとを含む複数のピンエレクトロニクス部と；上記複数のピンエレクトロニクス部それぞれに対応され、上記ハイフィックス側コンパレータで出力された信号に対してフェイルかどうかを判定してその結果を保存する複数のデジタル比較器と；上記テストヘッダーと上記複数のピンエレクトロニクス部との間の連結をオン／オフするスイッチの束及び上記スイッチの束を駆動するスイッチ駆動部とを含んでなることが望ましい。]
    [0012] また、上記スイッチ駆動部は上記テストヘッダーにより制御されることが望ましい。]
    [0013] また、上記ハイフィックス側ドライバーは上記テストヘッダーにより制御されることが望ましい。]
    [0014] また、上記ＤＵＴテストユニットは注文型半導体あるいはプログラム可能ゲート配列に具現することができる。]
    発明の効果

    [0015] 本発明の半導体デバイステストシステムによれば、テストヘッダーの一部機能をハイフィックスボードの方に拡張することにより、テストヘッダーのアップグレードがなくてもテストの生産性を倍加することができる効果がある。]
    図面の簡単な説明

    [0016] 従来の半導体デバイステストシステムの全体的な構成を示す斜視図である。
    従来の半導体テストヘッダー装置を概略的に示す概要図である。
    本発明の一実施例による半導体デバイステストシステムの電気的なブロック構成図である。]
    実施例

    [0017] 以下には添付の図面を参照して本発明の望ましい実施例により半導体デバイステストシステムについて詳細に説明する。]
    [0018] 図３は本発明の一実施例による半導体デバイステストシステムの電気的なブロック構成図である。] 図３
    [0019] 図３に示すように、本発明による半導体デバイステストシステムの全体的な構成は、大きくはテスト制御装置１００と、テスト制御装置１００の制御によりＤＵＴをテストするテストヘッダー２００と、一定数量のＤＵＴを搬送してテストが行われるようにし、このテスト結果に応じてＤＵＴを等級別に分類して積載するハンドラー(未図示)及び、テストヘッダー２００とハンドラーとの間に介在され、ＤＵＴとテストヘッダー２００との間の電気的な連結を確立するが、テストヘッダー２００の制御によってＤＵＴで出力する読取信号を処理し、その結果をテストヘッダー２００に伝達するハイピックスボード３００とを含んでなる。] 図３
    [0020] 上述の構成において、テストヘッダー２００は、テスト制御装置１００の制御によってシステムで要求される各種タイミング信号を発生させるタイミング発生部２１０と、タイミング発生部２１０を通じて発生されたタイミング信号に基づいて各種アルゴリズムパターンを発生させるＡＬＰＧ２２０と、ＡＬＰＧ２２０から出力されるテストパターン信号をＤＵＴに記録するドライバー２４０及びＤＵＴによって読み取られたテストパターンの読取信号と該当半導体の特性に対応される基準信号を比べてその比較値を出力するコンパレータ２５０を含むピンエレクトロニクス(Ｐｉｎ Ｅｌｅｃｔｒｏｎｉｃ；ＰＥ)部と、ピンエレクトロニクス部のコンパレータ２５０で出力された信号に対してフェイルかどうかを判定するデジタル比較器２６０、及びＤＵＴで出力される読取信号に対応する基準信号(基準電圧)をコンパレータ２５０とハイフィックスボード３００に供給する基準電圧供給部２３０とを含んでなる。ここで、ＡＬＰＧ２２０はまた、テスト制御装置１００の制御によりＤＵＴで出力する読取信号を処理するために必要な制御信号をハイフィックスボード３００に出力することになる。]
    [0021] 他にも、テストヘッダー２００にはドライバー２４０ら間の時間遅延を補償(ｃｏｍｐｅｎｓａｔｉｏｎ)する時間遅延素子、ＤＵＴに対して各種ＤＣパラメーター測定を行うＤＣパラメーター測定ユニット、言わばＤＵＴで出力される電圧レベルあるいは電流レベルを記録する、すなわちＤＵＴの出力電圧や出力電流をテストするためのカレントロード(ｃｕｒｒｅｎｔ ｌｏａｄ)及びＤＵＴに電圧を印加して電流を測定(ＶＦＩＭ)するかＤＵＴに電流を印加して電圧を測定(ＩＦＶＭ)する高精密ＤＣ測定回路であるＰＭＵ(Ｐｒｏｇｒａｍｍａｂｌｅ Ｍｅａｓｕｒｅｍｅｎｔ Ｕｎｉｔ)が更に含まれることができる。]
    [0022] 次に、ハイフィックスボード３００は(ｍ×ｎ)行列のソケットが配列されているものであって、すなわち、ハイフィックスボード３００とハンドラーのテスト部とが互いに整合になった状態で、テストトレイ上のインサート内に安着されたＤＵＴとハイフィックスボード３００上のソケットが互いに接触することで(ｍ×ｎ)個の半導体素子が同時にテストされるものである。]
    [0023] また、ハイフィックスボード３００はテストヘッダー２００の代わりにＤＵＴで出力する読取信号を処理するＤＵＴテストユニットを更に含んでなるが、このようなＤＵＴテストユニットは上記のソケットとは別途のＰＣＢ基板に装着されることができ、注文型半導体(ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ)あるいはプログラム可能ゲート配列(ｆｉｅｌｄ−ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ；ＦＰＧＡ)に具現されることができる。ここで、ＤＵＴ テストユニットはテストヘッダー２００側ドライバー２４０と一対をなすものである。したがって、テストヘッダー２００に、言わばドライバーが２５６個形成されているものであれば、ハイフィックスボード３００にも２５６個のＤＵＴテストユニットが存在するものである。]
    [0024] 具体的に、ＤＵＴテストユニットは、複数のピンエレクトロニクス部３４１、３４３と、複数のピンエレクトロニクス部３４１、３４３それぞれに対応される複数のデジタル比較器３３１、３３３と、テストヘッダー２００と複数のピンエレクトロニクス部３４１、３４３間の連結をオン／オフするスイッチの束３２０及び、テストヘッダー２００側ＡＬＰＧ２２０の制御によりスイッチの束３２０を駆動するデコーダー(ｄｅｃｏｄｅｒ)であるスイッチ駆動部３１０とを含んでなる。]
    [0025] ここで、複数のピンエレクトロニクス部３４１、３４３それぞれは、テストヘッダー２００から入力されるパターン信号をＤＵＴに記録するハイフィックス側ドライバー３４１ａ、３４３ａと、ＤＵＴで出力される読取信号とテストヘッダー側基準電圧供給部２３０から入力される基準信号を比べてその比較値を出力するハイフィックス側コンパレータ３４１ｂ、３４３ｂとを含んでなる。また、ハイフィックス側デジタル比較器３３１、３３３はハイフィックス側コンパレータ３４１ｂ、３４３ｂで出力された信号に対してフェイルかどうかを判定し、その判定結果を保存する。]
    [0026] 本発明による半導体デバイステストシステムの動作についてより具体的に説明すると以下のとおりである。]
    [0027] まず、半導体デバイステストシステムがＡＬＰＧ２２０で発生されるテストパターン信号をＤＵＴに記録する場合をみると、スイッチの束３２０でテストヘッダー側ドライバー２４０とハイフィックス側ドライバー３４１ａ、３４３ａを連結するスイッチはオン状態となり、他のスイッチはオフ状態となる。また、テストヘッダー側ＡＬＰＧ２２０は書き取りモードに設定する制御信号を出力してハイフィックス側ドライバー３４１ａ、３４３ａとテストヘッダー側ドライバー２４０を駆動させる。これにより、テストヘッダー側ドライバー２４０で出力されるパターン信号はハイフィックス側ドライバーの数だけ分岐して該当ＤＵＴに記録される。したがって、ハイフィックスボード３００でＤＵＴテストユニットを構成するドライバーの数だけ、同時に記録可能なＤＵＴの数が拡張される。]
    [0028] 次に、ＤＵＴで出力される読取信号を処理する場合をみると、テストヘッダー側ＡＬＰＧ２２０は読み取りモードに設定する制御信号を出力してハイフィックス側ドライバー３４１ａ、３４３ａの駆動を中止させる。すなわち、テストヘッダー側ＡＬＰＧ２２０はハイフィックス側ドライバー３４１ａ、３４３ａをデセーブル(ｄｉｓａｂｌｅ)、いわゆるＨｉ−Ｚ(ｈｉｇｈ ｉｍｐｅｄａｎｃｅ)状態にするものであって、これにより、読み取りモードと書き取りモードとの間の信号衝突が防止される。この時、テストヘッダー側ドライバー２４０はその駆動がずっと維持されるが、その理由はハイフィックス側デジタル比較器３３１、３３３がフェイルかどうかを判定する時、テストヘッダー側ドライバー２４０で出力されるパターン信号を１つのパラメーターとして活用するためである。]
    [0029] また、ハイフィックス側コンパレータ３４１ｂ、３４３ｂはそれぞれ、該当するＤＵＴで出力される読取信号(出力電圧)をその基準信号(基準電圧)と比べてその比較値を出力する。そうすると、ハイフィックス側デジタル比較器３３１、３３３はハイフィックス側コンパレータ３４１ｂ、３４３ｂで出力された信号に対してフェイルかどうかを判定し、その結果を保存する。この時、ハイフィックス側デジタル比較器３３１、３３３の記憶素子、すなわち、フリップフロップにはパス(ｐａｓｓ)に該当する論理値「０」やフェイルに該当する論理値「１」が保存されるが、論理値「１」が一度保存されると、以後ハイフィックス側コンパレータ３４１ｂ、３４３ｂで出力された信号がパスを示してもその値(フェイル値)が維持される。すなわち、図３に示すように、デジタル比較器３３１、３３３は順次にＸＯＲ及びＯＲ論理演算をし、その値をフリップフロップに保存することになるが、このような演算過程によりフリップフロップに論理値「０」が保存されるとその値は「１」に変化されることができるが、一度「１」が保存されるとその値は不変になる。 ここで、フリップフロップはテストヘッダー側ＡＬＰＧ２２０から入力されるストロボ(ｓｔｒｏｂｅ)、すなわちクロック(ｃｌｏｃｋ)信号に基づいて動作するものである。] 図３
    [0030] このように、半導体デバイステストシステムは以上の半導体テスト過程、すなわち、読み取り／書き取り過程を数回繰り返して該当ＤＵＴに対するテストを終了することになる。したがって、ＤＵＴテストユニットでピンエレクトロニクス部の構成数だけＩ／Ｏチャンネルの数が倍になり、これによりテストヘッダー２００のアップグレードがなくても一回にテストすることができるＤＵＴの数が増加する。]
    [0031] 一方、ＤＵＴに対するテストが終わった後、テストヘッダー２００はハイフィックス側フリップフロップに保存されている最終値を読み込む。具体的にみると以下のとおりである。]
    [0032] まず、テストヘッダー側ＡＬＰＧ２２０はテストヘッダー側ドライバー２４０をＨｉ−Ｚ状態にする。その次に、ＡＬＰＧ２２０はハイフィックス側スイッチ駆動部３１０を制御して第１ハイフィックス側デジタル比較器３３１とテストヘッダー２００とを連結した後、第１ハイフィックス側デジタル比較器３３１から入力される論理値をテスト制御装置１００に伝達する。]
    [0033] 次に、ＡＬＰＧ２２０は第１ハイフィックス側デジタル比較器３３１との連結を切り、第２ハイフィックス側デジタル比較器３３３とテストヘッダー２００とを連結した後、第２ハイフィックス側デジタル比較器３３３から入力される論理値をテスト制御装置１００に伝達する。]
    [0034] これにより、テスト制御装置１００は伝達された論理値に基づいてテストトレイに積載されているＤＵＴを等級別に分類するようにハンドラーを制御する。]
    [0035] 本発明の半導体デバイステストシステムは上述の実施例に限らず、本発明の技術思想が許容する範囲で多様に変形して実施することができる。]
    [0036] １００:テスト制御装置
    ２００:テストヘッダー
    ２１０:タイミング発生部
    ２２０: ＡＬＰＧ
    ２３０:基準電圧供給部
    ２４０:ドライバー
    ２５０:コンパレータ
    ２６０:デジタル比較器
    ３００:ハイフィックスボード
    ３１０: スイッチ駆動部
    ３２０: スイッチの束
    ３３１、３３３: デジタル比較器
    ３４１、３４３:ピンエレクトロニクス部
    ３４１ａ、３４３ａ: ドライバー
    ３４１ｂ、３４３ｂ: コンパレータ。]
    权利要求:

    請求項1
    テスト制御装置によって半導体デバイスをテストするテストヘッダー及び、前記半導体デバイスと前記テストヘッダーとの間の電気的な連結を確立するが、前記テストヘッダー側ドライバーと一対をなして前記半導体デバイスから出力される読取信号を処理して前記テストヘッダーに伝達するＤＵＴテストユニットを含んで構成されたハイフィックスボードとを含んでなる半導体デバイステストシステム。
    請求項2
    前記ＤＵＴテストユニットは: 前記テストヘッダーから入力されるパターン信号を前記半導体デバイスに記録するハイフィックス側ドライバーと、前記半導体デバイスから出力される読取信号と前記テストヘッダーから入力される基準信号を比べてその比較値を出力するハイフィックス側コンパレータとを含む複数のピンエレクトロニクス部と；前記複数のピンエレクトロニクス部それぞれに対応され、前記ハイフィックス側コンパレータで出力された信号に対してフェイルかどうかを判定してその結果を保存する複数のデジタル比較器と；前記テストヘッダーと前記複数のピンエレクトロニクス部との間の連結をオン／オフするスイッチの束及び、前記スイッチの束を駆動するスイッチ駆動部とを含んでなることを特徴とする請求項１に記載の半導体デバイステストシステム。
    請求項3
    前記スイッチ駆動部は前記テストヘッダーによって制御されることを特徴とする請求項２に記載の半導体デバイステストシステム。
    請求項4
    前記ハイフィックス側ドライバーは前記テストヘッダーによって制御されることを特徴とする請求項３に記載の半導体デバイステストシステム。
    請求項5
    前記ＤＵＴテストユニットは注文型半導体あるいはプログラム可能ゲート配列に具現されることを特徴とする請求項１乃至請求項４のいずれか１つに記載の半導体デバイステストシステム。
    类似技术:
    公开号 | 公开日 | 专利标题
    US9417283B2|2016-08-16|Semiconductor test system and method
    US10120025B2|2018-11-06|Functional core circuitry with serial scan test expected, mask circuitry
    US7925951B2|2011-04-12|Scan circuitry controlled switch connecting buffer output to test lead
    CA2245549C|2003-04-08|Assembly and method for testing integrated circuit devices
    US7327153B2|2008-02-05|Analog built-in self-test module
    US6195772B1|2001-02-27|Electronic circuit testing methods and apparatus
    EP1159630B1|2003-09-10|Distributed interface for parallel testing of multiple devices using a single tester channel
    CA2421047C|2005-01-25|Method and apparatus for optimized parallel testing and access of electronic circuits
    US7949916B1|2011-05-24|Scan chain circuitry for delay fault testing of logic circuits
    US7194667B2|2007-03-20|System for storing device test information on a semiconductor device using on-device logic for determination of test results
    US6549000B2|2003-04-15|Semiconductor device testing apparatus having timing hold function
    US8008940B2|2011-08-30|Circuit board test system and test method
    EP1440328B1|2007-04-11|Method and apparatus for calibration and validation of high performance dut power supplies
    US10401428B2|2019-09-03|Inverted TCK, input and fixed address registers, comparator, compare register
    US5285152A|1994-02-08|Apparatus and methods for testing circuit board interconnect integrity
    US20060015785A1|2006-01-19|Test apparatus for mixed-signal semiconductor device
    JP3798713B2|2006-07-19|半導体集積回路装置及びそのテスト方法
    US6311300B1|2001-10-30|Semiconductor testing apparatus for testing semiconductor device including built in self test circuit
    US6265888B1|2001-07-24|Wafer probe card
    US7107504B2|2006-09-12|Test apparatus for semiconductor device
    US6842022B2|2005-01-11|System and method for heterogeneous multi-site testing
    KR100483669B1|2005-04-18|반도체 집적회로장치를 검사하는 반도체 검사시스템 및 이를 이용한 반도체 검사방법
    JP2004198191A|2004-07-15|インターフェイス回路
    KR100441684B1|2004-07-27|반도체 집적 회로를 위한 테스트 장치
    KR100493058B1|2005-06-02|소켓 이상 유무를 실시간으로 판단하는 반도체 소자의전기적 검사방법
    同族专利:
    公开号 | 公开日
    KR20090060772A|2009-06-15|
    KR100916762B1|2009-09-14|
    EP2220509A4|2013-03-27|
    EP2220509B1|2014-09-10|
    JP5258897B2|2013-08-07|
    TWI472780B|2015-02-11|
    EP2220509A1|2010-08-25|
    US20110018572A1|2011-01-27|
    WO2009075469A1|2009-06-18|
    CN101932943B|2013-03-20|
    CN101932943A|2010-12-29|
    TW200931041A|2009-07-16|
    US8446164B2|2013-05-21|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPH0526985A|1991-07-23|1993-02-05|Mitsubishi Electric Corp|半導体集積回路の測定方法|
    JP2002071755A|2000-08-28|2002-03-12|Advantest Corp|半導体試験装置|KR101348425B1|2013-05-14|2014-01-10|주식회사 아이티엔티|자동 테스트 장비의 타이밍 보정 장치|US4646299A|1983-08-01|1987-02-24|Fairchild Semiconductor Corporation|Method and apparatus for applying and monitoring programmed test signals during automated testing of electronic circuits|
    US6133725A|1998-03-26|2000-10-17|Teradyne, Inc.|Compensating for the effects of round-trip delay in automatic test equipment|
    US6331770B1|2000-04-12|2001-12-18|Advantest Corp.|Application specific event based semiconductor test system|
    US20040181731A1|2000-04-12|2004-09-16|Advantest Corporation|Semiconductor test system storing pin calibration data, commands and other data in non-volatile memory|
    JP2002005999A|2000-06-20|2002-01-09|Advantest Corp|半導体試験装置|
    CN1384366A|2001-04-29|2002-12-11|株式会社鼎新|基于模块的灵活的半导体测试系统|
    JP2002357640A|2001-06-04|2002-12-13|Advantest Corp|半導体デバイス試験装置|
    US6856158B2|2002-05-01|2005-02-15|Advantest Corp.|Comparator circuit for semiconductor test system|
    US6710590B1|2002-12-12|2004-03-23|Advantest Corporation|Test head Hifix for semiconductor device testing apparatus|
    CN100480718C|2003-04-04|2009-04-22|爱德万测试株式会社|连接单元、测试头以及测试装置|
    JP3984282B2|2003-11-26|2007-10-03|株式会社アドバンテスト|試験装置|
    US7372287B2|2004-03-12|2008-05-13|Advantest Corporation|Semiconductor device testing apparatus and device interface board|
    US7245134B2|2005-01-31|2007-07-17|Formfactor, Inc.|Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes|
    US8149901B2|2005-05-27|2012-04-03|Verigy Pte. Ltd.|Channel switching circuit|
    WO2007007658A1|2005-07-07|2007-01-18|Advantest Corporation|試験装置|WO2010007654A1|2008-07-14|2010-01-21|株式会社アドバンテスト|信号出力回路、タイミング発生回路、試験装置、および受信回路|
    KR101535231B1|2009-11-09|2015-07-08|삼성전자주식회사|신호 캡쳐 시스템 및 이를 포함하는 테스트 장치|
    KR101164116B1|2012-02-29|2012-07-12|주식회사 유니테스트|번인 테스터용 테스트보드|
    US8933715B2|2012-04-08|2015-01-13|Elm Technology Corporation|Configurable vertical integration|
    JP2014235127A|2013-06-04|2014-12-15|株式会社アドバンテスト|試験システム、制御プログラム、コンフィギュレーションデータの書込方法|
    US9543171B2|2014-06-17|2017-01-10|Lam Research Corporation|Auto-correction of malfunctioning thermal control element in a temperature control plate of a semiconductor substrate support assembly that includes deactivating the malfunctioning thermal control element and modifying a power level of at least one functioning thermal control element|
    法律状态:
    2012-08-29| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
    2012-08-30| A977| Report on retrieval|Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120829 |
    2012-11-22| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121121 |
    2013-03-19| TRDD| Decision of grant or rejection written|
    2013-03-27| A01| Written decision to grant a patent or to grant a registration (utility model)|Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130326 |
    2013-05-02| A61| First payment of annual fees (during grant procedure)|Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130423 |
    2013-05-02| FPAY| Renewal fee payment (event date is renewal date of database)|Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
    2013-05-02| R150| Certificate of patent or registration of utility model|Ref document number: 5258897 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
    2016-05-10| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
    2017-05-16| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
    2018-04-03| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
    2019-04-16| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
    2020-04-24| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
    2021-04-23| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]